BEST AVAILABLE COPY

AU 253

48512

JA 0254762 DEC 1985

/OS/4 OR SSI

(54) PACKAGE FOR SEMICONDUCTOR ELEMENT

(11) 60-254762 (A)


(13) 16.12.1985 (19) JP (22) 31.5.1984

(21) Appl. No. 59-111264

(71) FUJITSU K.K. (72) SHIYOUHEI IKEHARA (51) Int. Cr. Hull25/10

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and mounting a plurality of the packages.

CONSTITUTION: Terminals 6 are provided at one side of a member 9 made of a ceramic material and the like. Contact pieces 7 are provided on the other side. Tip parts 6A are formed so that they can be inserted and pulled out. The terminals 6 and the contact pieces 7 are connected to semiconductor elements to be mounted through pattern wirings &A. &B and &C. The increase and decrease in memory capacity are carried out by changing the number of mounting stages of packages 5. For the packages 5-1-5-4, inverters 1 are formed between the terminals 6-1 and the contact pieces 7-1, and exclusive OR gates G are formed between the terminals 6-2 and the contact pieces 7-2. Therefore, address data can be set based on the mounting sequence of the packages.



9日本国特許庁(JP)

①特許出顧公師

母 公 開 特 許 公 報 (A) 昭60-254762

(1) Int Cl. 4 H 01 L 25/10

識別記号

广内整理番号

❷公開 昭和60年(1985)12月16日

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体素子のパッケージ

砂特 顧 昭59—111264

❷出 顧昭59(1984)5月31日

砂発明者 池原 昌平砂出順人 富士通株式会社

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡 宏四郎

男 細 🐒

1. 発明の名称 半導体素子のパッケージ

2 特許統求の範囲

半導体果子を有するパッケージであって、一面 化プドレス設定信号を入力するための第1 端子、 該一面とは逆の面の数第1 端子に対応する位置に 第2 端子、数第1 端子より入力された数プドレス 設定信号を変更して数第2 端子より出力するプド レス変更手段を有することを特徴とする半導体素 子のパッケージ。

3. 発明の詳細な説明

(a) 発男の技術分野

本発明はブリンリ茎板に半導体常子を有する同一種類の複数のパッケージが複数されて実装された半導体常子の実装方法に係り、前に、所定のパッケージが選択できる回路が形成されるようにした半導体常子のパッケージに関する。

(b) 従来技術と問題点

複数のメモリネ子などの半導体ポ子がプリント

されている。第1回は従来の半導体素子の パッケージ の報告を示す(4)図は斜視図、(4)図は説明図である。 (4)図に示すように半導体米子2-1~2-0は リード端子が放けられたパッケージに封止され、 パターン配脳を有するブリント板基板1の実装面 1Aにパッケージを配設することで実装されてい る。とのパッケージのそれぞれのリード塩子はブ リント板蒸板1の所定のランド化半田付され、パ メーン配線に接続されるよりに構成されている。 とのような半導体素子2-1~2-nは例えば 装置の構成上メモリ容量が増減する場合があり、 半導体素子2-1~2-nの実装数を変える必要 がある。したがって、半導体素子2-1~2-1 の実装数が減少した場合は当然フリント板基板1 の大きさは小さくでき、例えば 4, の長さの大きさ は点線のように 4 の長さの小丸にするととができ る。しかし、一般的にブリント板差板1の大きさ は历史の大きさによって形成されているため、大 きさの異なった復復のブリント収基板1を製作す

落板に失載される場合は第1囟に示すよりに構成

ととはコストアップとなる。

そとで、所定の大きさのブリント根的板1 Kは 必要な手導体象子2-1~2-nを配散し、メモ リ容量の開放によって不要となった半導体素は飲 去し、半導体象子の未実装箇所が有するように形 成されている。したがって、実装効率が悪い欠点 を有していた。

また、とのよりな構成では半導体素子2-1~ 2-=は所定の半導体素子を選択してアクセスで もるより(3)図に示す回路が形成されている。

半導体素子2-1~2-nのそれぞれにはアドレス設定部4-1~4-nとゲートG1~Gnとが設けられ、アドレス設定部4-1~4-nに所定のアドレスを設定することにより、記憶部3-1~3-nのアクセスは所定のアドレス情報をそれぞれのゲートG1~Gnに送出し所定の記憶部が選択されて行なわれるように形成されている。したがって、それぞれのアドレス設定部4-1~4-nの一つ一つに対して所定のアドレスを設定しなければからない問題を有していた。

(c)図は説明図、無3回は構成図である。

ブリント板基板1の実装面1AKはパッケージ5-1の場子6が半田付されることでパッケージ5-1が固着され、このパッケージ5-1Kは更にパッケージ5-2はパッケージ5-3が、それぞれの端子6が挿入されることで複数する19K実装されるよりにしたものである。

このような歌戦は(b)図に示すようにパッケージ 5を形成することで行なえる。セラミック材など によって形成された部材9の一方には落子6を設 け、他方には接触片7を設け、接触片7の挿入孔 7人は端子6の先端部6人が挿脱できるように形 成され、それぞれの溜子6シよび終触片7にはパ ターン配御8人、8 B、8 Cを介して内設された 半導体常子に接続されるように形成されている。

したがって、メモリ容贵の場族によって半導体 常子の実装数を変える場合は移敷されたパッケージ5の複数段数を変えるととで行なえ、増無は容易に行なえる。尚、パッケージ5-1、5-2、

(c) 発男の目的

本発明の目的はペッケージの上面には接触子を 取け、複数のペッケージが表載して実装できるようにしての表観によって半導体素子の選択すべき アドレス情報の設定が行なはれ、かつ、半導体素 子の実装の増減が容易に行なえるようにしたもの で、前途の問題点を缺去したものを提供するもの である。

(4) 発明の構成

本発明の目的は、かかる半導体素子の実装方法 にかいて、一面にアドレス設定信号を入力するた めの第1 塊子、鉄一面とは逆の面の鉄第1 塊子に 対応する位置に第2 塊子、鉄第1 塊子より入力さ れた鉄アドレス設定信号を変更して鉄第2 塊子よ り出力するアドレス変更手段を有することを特徴 とする半導体素子のパッケージにより達成される。

(c) 発明の実施例

以下本発明を第2回かよび第3回を参考に詳細 に説明する。第2回は本発明による半導体素子の ペッケージの一実施例を示す、第2回の(a)。(b)。

5 - 3, 5 - 4 の摂敬には冷却を考慮して間瞭 S を設けると良い。また、(c) 図に示す所定のパッケージを選択する筍地駆散回路を形成することもで きる。

そとで、パッケージ5-1の選子6-1と選子6-2とを*0* Kすると、パッケージ5-2の選子6-1と6-2は*1*と*0*、パッケージ5-3の選子6-1と6-2は*9*と*1*、パッケージ5-4の選子6-1と6-2は*1*と*1*
が出力される。したがってパッケージの摂取順序によってアドレス情報の設定が行なわれる。

また、例えば、第3階に示す回路等成が可能で ある。互いの端子片6と接触子7とが接続されて

.;;

根載されたパッケージ5-1, 5-2, 5-3, 5-4の七れぞれにはゲートG1~G4とインパータIとが設けられている。ゲートG1とインパータIでは前述のようにアドレス情報の設定が行なわれる。

例えば、アドレス情報 S 1。 8 2を *0 * に 設定 し、アドレス選択仏号S3とS4とが"0"の 時は パッケージ5-1の排他ノアゲートG2とG3の出 力は"1"となり、又、巡択指示信号S5が"1"K なるので、アンドゲートG4はオープンなるoしか し、パッケージ5ー2では排他ノアゲートG2の 出力が"0"、排他ノアゲートG3の出力が"1"と なり、パッケージ5ー3では拚伍ノアゲートG2 の出力が"1"、排他ノアゲートG3の出力が"0° となり、パッケージ 5ー 4 では排他ノアゲー IG2 とG3との出力が"O"となり、いづれのアンドグ ートG4もクローズとなる。したがって、テップ セレクト信号 S5 はパッケージ 5-1の記憶常子M をアクセスするが、パッケージ5ー2。5ー3。 5-4の記憶常子Mはアクセスされない。又、ア ドレス情報S1, S2を*0* K放定しパッケージ5

- 2 を選択する場合は83 を "1", 84 を "0", ペッケージ5-3 を選択する場合は83 "0", 84 を "1"、ペッケジ5-4 を選択する場合は83を"1", 84 を "1" にすればよい。

とのように構成すると、アドレス選択信号 S3 と S 4 の所定のアドレス情報によって、ノアゲート G2、G3 出力を受けるゲート G4 を介して所 定のパッケージが選択され、所定の配体累子Mをアクセスするととができる。

(1) 発明の効果

以上説明したように本発明はパッケージ5は秋 載されて実装されるようにし、パッケジ5は後載 されるととで、パッケージ5に形成されたゲート 回路によって所定のアドレスが設定されるように したものである。

これにより、パッケージ5の実装は換散されて 行なわれているため、パッケージ5の無数による 半導体末子の実装数の増減が容易となり、かつ、 実装効率の向上を図ることができ、逆に、 従来 のようなアドレス設定部かよび設定部のアドレス

散定は不安となり、実用効果は大である。

4. ぬ面の簡単な説明

国的时间是一个时间,这个时间,他们也是一个时间,他们也是一个时间,他们也是一个时间,他们也是一个一个一个时间,他们也是一个一个一个时间,他们也是一个一个时间,他们

第1 的は従来の半導体累子のパッケージを示す (a)図は外税図、(b)図は説明図、第2 図の(a)(b)(c)図 は本発明による半導体素子のパッケージの一実施 例を示す説明図、第3 図は回路構成図を示す。

凶中にかいて、

1 はブリント板基板、2-1~2-nは半導体 ボ子、3-1~3-nは配慮部、4-1~4-n はアドレス設定部、5-1,5-2,5-3,5 -4はパッケージ、6-1,6-2,6は端子、 7-1,7-2,7は接触片を示す。

代理人 杂翅十二 於 鼠 先四郎



